PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-104170

(43) Date of publication of application: 15.06.1984

(51)Int.CI.

H01L 29/78 // H01L 27/12

(21)Application number: 57-214467

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

06.12.1982


(72)Inventor: MIYAZAWA WAKAO


(54) THIN FILM TRANSISTOR

(57)Abstract:

PURPOSE: To reduce the irregular surface by burying a channel part, a source part and a drain part or gate wirings in a substrate.

CONSTITUTION: A channel part, a source part and a drain part are etched and removed by a photolihographic technique on a glass substrate 11, thereby forming a groove. When the surface is mechanically polished with oxidized silicon powder or silicon powder after a polycrystalline film 12 is then formed on the overall surface, the polycrystalline silicon film is formed in the desired pattern, and the surface of the substrate is simultaneously flattened. Then, the surface is oxidized, a film 14 to become a gate electrode is formed, a source and drain diffused layer 15 is then formed by an ion implantation method, an interlayer insulating film 16 is then formed, and a contact hole is further opened. Then, oxidized tin film or oxidized tin and oxidized indium alloy film to become a source wiring and a transparent electrode are formed on the entire surface, and then patterned.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—104170

① Int. Cl.3 H 01 L 29/78 // H 01 L 27/12 識別記号

庁内整理番号 7377-5F 8122-5F 43公開 昭和59年(1984)6月15日

発明の数 1 審査請求 未請求

(全 3 頁)

69薄膜トランジスタ

20特

願 昭57—214467

②出 願 昭57(1982)12月6日

⑩発 明 者 宮沢和加雄

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

⑪出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

号

個代 理 人 弁理士 最上務

明 細 書

発明の名称

・薄膜トランジスタ

特許請求の範囲

(1) ガラスあるいはセラミックス等の絶録性基板上に形成する薄膜トランジスタにおいて、酸薄膜トランジスタにおいて、酸薄膜トランジスタのチャンネル部、ソース部およびドレイン部、あるいはゲート配線は、前記絶録基板内に埋め込まれている事を特徴とする薄膜トランジスタ。

発明の詳細な説明

本発明は、薄膜トランジスタを形成する絶縁基板上の平担化に関する。

本発明は半導体薄膜及びゲート配線材料として 多結晶シリコン膜を用いて説明するが、他の半導 体薄膜及びゲート配線材料にも強用する。

| 脚្ トランジスタは、 高価なシリコン基板上に

形成する半導体聚子に比べ、比較的安価な絶縁基 板上に形成できると共に、プロセスコストも安価 にできる利点を持っている。

特に透明基板上に静胶トランジスタアレイを形成し、液晶ディスプレイを構成したフラットパネル等では、表面に反射率の良い反射板をセットする事により、コントラストの良い表示を得ることができる

ガラス基板1上に多結晶シリコン膜の島2を形成したのち、変面を酸化し、ゲート電極となる多結晶シリコン膜4を形成する。次にイオンが及びしたのちに層間絶緩膜6を形成し、さらにコンタのちに層間のよっないは酸化スズ膜あるいは酸化スズと酸化スズ膜あるいは酸化スズと酸化スズ膜あるいなを強化スズになったものを第1回に示す。

通常、トランジスタ部の多結晶シリコン膜及び

(1)

ゲート配線用多結晶シリコン膜の厚みはそれぞれ 0.5 μπ程度であり、透明電極用酸化スズ膜は 0.2 μπ程である。又、フィールド部にはゲート酸化膜が形成されないので、裂面の凹凸の差は破大 1.0 μπにも遊する。この様にして形成した静膜トランジスタを用いて、液晶ディスプレイを構成した場合には、ギャップ材が、凸部にのった場合は他の部分との高低差が 1.0 μπ生ずる為、 2 0 ~ 2 5 %のギャップムラが生じ、表示品質に 悪影響を与える。

又、液晶の配向処理も高い部分が優先的に行な われ、その部分の近くは、配向処理が充分行なわ れない為、液晶の配向不良箇所が生じ、表示品質 の低下につながる。

本発明は、この様な従来の欠点を除去したものであり、その目的とするところは、チャンネル部ソース部およびドレイン部、あるいはゲート配線を、基板内部に埋め込む事により、表面の凹凸をできるだけ少なくした薄膜トランジスタを提供することである。

(8)

部およびドレイン部表面が基板表面と同一になる 為、ゲート電極分(α5μm)だけが高くなるだ けであり、凹凸の最大差はα5μmとなり、従来・ の構造の凹凸の最大差の10μmの半分となり、 表面の凹凸が少なくなる。

この結果、前記方法で形成した 海膜トランジスタを用いて、液晶ディスプレイを構成した場合、には、ギャップムラは従来の半分となり、 表示品質の向上につながった。 さらに、液晶の配向処理も高低差が少なくなった事により、 配向処理不良箇所が従来に比べ半分以下になり、 配向処理不良も少なくなった。

次に第3図(a)(b)を用いて、本発明の第 2の実施例を示す。

 以下第2図。第3図を用いて、本発明の実施例を説明する。

第2図(a)。(b)により本発明の第1の実施例を説明する。

ガラス基板11にホトリソグラフィー技術によ りチャンネル部。ソース部およびドレイン部分を エッチンク除去し、満を形成する。次に多結晶シ リコン膜を全面に形成したのちに、表面を酸化シ リコンの粉末あるいはシリコンの粉末を用いて、 機械的に研磨すれば、多結晶シリコン膜は、所望 のパターンに形成されると同時に基板界面が平担 化され、第2図(a)の様になる。次に設而を酸 化し、ゲート電極となる多結晶シリコン膜14を 形成したのちに、イオン打込み法により、ソース ・ドレイン拡散層15を形成したのちに、層間絶 繰膜16を形成し、さらにコンタクトホールを開 口する。次にソース配線及び透明電極となる酸化 スズ膜あるいはITO膜を全面に形成したのちに 、パターニングを行なったものを第2図(b)に 示す。この樹造によれば、チャンネル部・ソース

(4)

以上述べた如く、本発明によれば、初膜トランジスタの菓子の一部を越板内部に埋め込むことにより種々の効果を有する砂膜トランジスタを提供する事ができる。

図面の簡単な説明

第1図は従来の蓼膜トランジスタの新面形状図

特開昭59-104170 (3)

である。1 はガラス基板、2 は多結晶シリコン膜、3 はシリコン酸化膜、4 はゲート電極、5 はソース・ドレイン拡散層、6 は層間絶縁膜、7 はソース配線、8 はドレイン電極。

第2図は本発明による第1の実施例を示す。 11はガラス基板、12は多結晶シリコン膜、


1 3 はシリコン酸化膜、 1 4 はゲート電極、 1 5 はソース・ドレイン拡散層、 1 6 は層間絶縁膜、 1 7 はソース配線、 1 8 はドレイン電極。

第3図は本発明による第2の実施例を示す。


2 1 はガラス 基板、 2 2 は 多結品 シリコン 腹、 2 3 は シリコン酸 化 膜、 2 4 は ゲート 単極、 2 5 は ソース・ドレイン 拡散 層、 2 6 は 層間 絶縁 膜、 2 7 は ソース 配 酸、 2 8 は ドレイン 電 極。


以上

(7)





第 1 図





第 2 図





第 3 図